部分作业答题要点
（可能有错误，如发现请指出）
第一章
1.9单选题
（1）1946年，美国推出了世界上第一台电子数字计算机，名为__A__。
A. ENIAC B. UNIVAC-I C. ILLIAC-IV D. EDVAC （2）在计算机系统中，硬件在功能实现上比软件强的是__C__。
A. 灵活性强 B. 实现容易 C. 速度快 D. 成本低 （3）完整的计算机系统包括两大部分，它们是__ C ____。
A. 运算器与控制器 B. 主机与外设 C. 硬件与软件 D. 硬件与操作系统
（4）在下列的描述中，最能准确反映计算机主要功能的是___ D ___。
A. 计算机可以代替人的脑力劳动 B. 计算机可以存储大量的信息 C. 计算机是一种信息处理机 D. 计算机可以实现高速运算
（5）存储程序概念是由美国数学家冯·诺依曼在研究__ D ___时首先提出来的。
A. ENIAC B. UNIVAC-I C. ILLIAC-IV D. EDVAC
（6）现代计算机组织结构是以__ B ___为中心，其基本结构遵循冯·诺依曼思想。
A. 寄存器 B. 存储器 C. 运算器 D. 控制器 （7）冯•诺依曼存储程序的思想是指__ C ___。
A. 只有数据存储在存储器 B. 只有程序存储在存储器 C. 数据和程序都存储在存储器 D. 数据和程序都不存储在存储器
1.10填空题
（1）计算机CPU主要包括 ① 和__ ②____两个部件。
答：① 运算器 ② 控制器
（2）计算机的硬件包括 ① 、__ ②____、__ ③____、__ ④____和__ ⑤____等5大部分。
答：① 运算器 ② 控制器 ③ 存储器 ④ 输入设备 ⑤ 输出设备
（3）计算机的运算精度与机器的 ① 有关，为解决精度与硬件成本的矛盾，大多数计算机使用__ ②
____。
答：① 字长 ② 变字长运算
（4）从软、硬件交界面看，计算机层次结构包括 ① 和__ ②____两大部分。
答：① 实机器 ② 虚机器
（5）计算机硬件直接能执行的程序是 ① 程序，高级语言编写的源程序必须经过__ ②____翻译，计
算机才能执行。
答：① 机器语言 ② 语言处理程序
（6）从计算机诞生起，科学计算一直是计算机最主要的 ① 。
答：① 应用领域
（7）银河I（YH-I）巨型计算机是我国研制的 ① 。
答：① 第一台巨型计算机
1.11是非题
（1）微处理器可以用来做微型计算机的CPU。 × （2）ENIAC计算机的主要工作原理是存储程序和多道程序控制。 × （3）决定计算机运算精度的主要技术指标是计算机的字长。 √ （4）计算机总线用于传输控制信息、数据信息和地址信息的设施。 √ （5）计算机系统软件是计算机系统的核心软件。 √ （6）计算机运算速度是指每秒钟能执行操作系统的命令个数。 × （7）计算机主机由CPU、存储器和硬盘组成。 × （8）计算机硬件和软件是相辅相成、缺一不可的。 √
第二章
2.2 分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。
1314
答：∵ 4位十进制数的最大数为9999，2＝8192＜9999＜2＝16384
∴表示4位十进制数所需的最小二进制位的长度为14位。
1617
∵ 5位十进制数的最大数为99999，2＝65536＜9999＜2＝131072 ∴表示5位十进制数所需的最小二进制位的长度为17位。
2627
∵ 8位十进制数的最大数为99999999，2＝671088＜99999999＜2＝134217728 ∴表示8位十进制数所需的最小二进制位的长度为27位。
根据当i位十进制数与j位二进制数比较时的等式，10i = 2j，得j≈3.3i，亦可得到上述结果。
2.3 写出判断一个7位二进制正整数K＝K7K6K5K4K3K2K1是否为4的倍数的判断条件。
答：判断一个7位二进制正整数K＝K7K6K5K4K3K2K1是否为4的倍数的判断条件是：K2K1是否为全0。
当K2K1＝00时，K＝K7K6K5K4K3K2K1为4的倍数，否则就不是。
2.8 设十进制数x＝(＋124.625)×210
（1） 写出x对应的二进制定点小数表示形式。 （2） 若机器的浮点数表示格式为：
20 19 18 15 14 0 －
数符 阶符 阶码 尾 数 其中阶码和尾数的基数均为2。 ① 写出阶码和尾数均采用原码表示时的机器数形式。
② 写出阶码和尾数均采用补码表示时的机器数形式。
－－
答：（1）x对应的二进制定点小数表示形式为：1111100.101×210＝0.1111100101×23＝0.0001111100101
（2） ① 阶码和尾数均采用原码表示时的机器数形式：
0 10011 111110010100000＝0 1001 1111 1100 1010 0000＝09FCA0H ② 阶码和尾数均采用补码表示时的机器数形式：
0 11101 111110010100000＝0 1110 1111 1100 1010 0000＝0EFCA0H
2.10 设2.9题中的浮点数格式中，阶码与尾数均用补码表示，分别写出下面用十六进制书写的浮点机器数所对应的十进制真值。
（1） FFFFH； （2） C400H； （3） C000H。
－－－
答：（1） FFFFH＝1 11111 1111111111＝－210×21＝－211
－－
（2） C400H＝1 10001 0000000000＝－1×215＝－215
－－
（3） C000H＝1 10000 0000000000＝－1×216＝－216
2.14 设有两个正浮点数：N1S121，N2S222 （1） 若e1＞e2，是否有N1＞N2
（2） 若S1、S2均为规格化数，上述结论是否正确？ 答：（1）不一定
（2）正确
2.15 设一个六位二进制小数x＝0.a1a2a3a4a5a6，x≥0，请回答：
ee1，a1a2a3a4a5a6需要满足什么条件？ 81（2） 若要x＞，a1a2a3a4a5a6需要满足什么条件？
211（3） 若要≥x＞，a1a2a3a4a5a6需要满足什么条件？
416（1） 若要x≥解：
1，a1a2a3a4a5a6需要满足：a1a2a3至少有一个1， a4a5a6任意 81（2）要x＞，a1a2a3a4a5a6需要满足：a1＝1，且a2a3a4a5a6至少有一个为1（不为全0）
211（3）要≥x＞，a1a2a3a4a5a6需要满足：
416（1）要x≥
a1＝0且 ① a2＝1，a3a4a5a6为全0
② a2＝0且a3＝1，a4a5a6任意
或a2＝0且a3＝0，a4＝1，a5a6至少有一个为1
2.19 什么是“码距”？数据校验与码距有什么关系？
答：码距是指在一组编码中任何两个编码之间最小的距离。
数据校验码的校验位越多，码距越大，编码的检错和纠错能力越强。 记码距为d，码距与校验码的检错和纠错能力的关系是： d≥e＋1 可检验e个错。 d≥2t＋1 可纠正t个错。
d≥e＋t＋1 且e＞t，可检e个错并能纠正t个错。
2.25 选择题
（1） 某机字长位，其中1位符号位，63位尾数。若用定点小数表示，则最大正小数为 B 。
－－
A. ＋(1－2-) B. ＋(1－2-63) C. 2 D. 263 （2） 设[x]补=1.x1x2x3x4x5x6x7x8，当满足 A 时，x＞－1/2成立。
A. x1＝1, x2～x8至少有一个为1 B. x1＝0, x2～x8至少有一个为1 C. x1＝1，x2～x8任意 D. x1＝0, x2～x8任意
（3） 在某8位定点机中，寄存器内容为10000000，若它的数值等于－128，则它采用的数据表示为 B 。
A. 原码 B. 补码 C. 反码 D. 移码
（4） 在下列机器数中，哪种表示方式下零的表示形式是唯一的 B 。
A. 原码 B. 补码 C. 反码 D. 都不是 （5） 下列论述中，正确的是 D 。
A. 已知[x]原求[x]补的方法是：在[x]原的末位加1 B. 已知[x]补求[－x]补的方法是：在[x]补的的末位加1
C. 已知[x]原求[x]补的方法是：将尾数连同符号位一起取反，再在末位加1 D. 已知[x]补求[－x]补的方法是：将尾数连同符号位一起取反，再在末位加1
（6） IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的
最大规格化正数为 A 。
－＋－＋
A. ＋(2－223)×2127 B. ＋(1－223)×2127
－＋＋－
C. ＋(2－223)×2255 D. 2127－223 （7） 浮点数的表示范围取决于 A 。
A. 阶码的位数 B. 尾数的位数 C. 阶码采用的编码 D. 尾数采用的编码
（8） 在24×24点阵的汉字字库中，一个汉字的点阵占用的字节数为 D 。
A. 2 B. 9 C. 24 D. 72
（9） 假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编码是 B 。
A. 10011010 B. 11010000 C. 11010111 D. 10111000 （10） 在循环冗余校验中，生成多项式G(x)应满足的条件不包括 D 。
A. 校验码中的任一位发生错误，在与G(x)作模2除时，都应使余数不为0 B. 校验码中的不同位发生错误时，在与G(x)作模2除时，都应使余数不同 C. 用G(x)对余数作模2除，应能使余数循环
D. 不同的生成多项式所得的CRC码的码距相同，因而检错、校错能力相同
2.26 填空题
（1） 设某机字长为8位（含一符号位），若 [x]补＝11001001，则x所表示的十进制数的真值为 ① ，
[1/4x]补＝ ② ；若 [y]移=11001001，则y所表示的十进制数的真值为 ③ ；y的原码表示 [y]原＝ ④ 。
答：① -55 ② 11110010 ③ +73 ④ 01001001
（2） 在带符号数的编码方式中，零的表示是唯一的有 ① 和 ② 。
答：① 补码 ② 移码
（3） 若[x1]补＝10110111， [x2]原＝1.01101 ，则数x1的十进制数真值是 ① ，x2的十进制数真值是 ② 。
答：① -73 ② -0.71875
（4） 设某浮点数的阶码为8位（最左一位为符号位），用移码表示；尾数为24位（最左一位为符号位），采用
规格化补码表示，则该浮点数能表示的最大正数的阶码为 ① ，尾数为 ② ；规格化最大负数的阶码为 ③ ，尾数为 ④ 。（用二进制编码回答） （书上：最小负数的阶码为 ③ ，尾数为 ④ ）
答：① 11111111 ② 011111111111111111111111
③ 11111111 ④ 100000000000000000000000
（5） 设有效信息位的位数为N, 校验位数为K，则能够检测出一位出错并能自动纠错的海明校验码应满足的关系是 ① 。
答：① 2K－1≥N＋K
2.27 是非题
（1） 设[x]补＝0.x1x2x3x4x5x6x7，若要求x＞1/2成立，则需要满足的条件是x1必须为1，x2～x7至少有一个为
1。 √
（2） 一个正数的补码和它的原码相同，而与它的反码不同。 ×
（3） 浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数。 √
（4） 在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表示改为补码表示，则会使该浮点表
示的数据表示范围增大。 ×
（5） 在生成CRC校验码时，采用不同的生成多项式，所得到CRC校验码的校错能力是相同的。 ×
第三章
3.8 已知某模型机的浮点数据表示格式如下： 0 数符 1 阶符 2 7 阶码 8 15 尾数
其中，浮点数尾数和阶码的基值均为2，均采用补码表示。
（1） 求该机所能表示的规格化最小正数和非规格化最小负数的机器数表示及其所对应的十进制真值。 （2）已知两个浮点数的机器数表示为EF80H和FFFFH，求它们所对应的十进制真值。 （3）已知浮点数的机器数表示为:
[x]补＝1 1111001 00100101，[y]补＝1 1110111 00110100
试按浮点加减运算算法计算[x±y]补。
解：（1）该机所能表示的规格化最小正数： 0 1000000 10000000
－－－
对应的十进制真值：21×2＝265
该机所能表示的非规格化最小负数：1 0111111 00000000 对应的十进制真值：－1×263＝－263
该机所能表示的非规格化最大负数：1 1000000 11111111
－－－
对应的十进制真值：－28×2＝－272
－
（2）EF80H＝1 1101111 10000000，指数＝－(010001)2＝－17，尾数＝－(0.10000000)2＝－21
－－－
对应的十进制真值：－21×217＝－218
－
FFFFH＝1 1111111 11111111，指数＝－(000001)2＝－1，尾数＝－(0. 00000001)2＝－28
－－－
对应的十进制真值：－28×21＝－29
（3）x＋y：[x]补＝1 1111001 00100101，[y]补＝1 1110111 00110100
对阶： [Δe]移＝[ex]补＋[－ey]补＝1111001＋0001001＝0000010 小阶对大阶：[y]补＝1 1111001 11001101
[Sx＋Sy]补＝1 011110010 溢出，结果右规：[x＋y]补＝1 1111010 01111001＝FA79H
x－y：[Sx－Sy]补＝1 01011000 结果符合规格化数： [x－y]补＝1 1111001 01011000＝F958H
3.9 已知某机浮点数表示格式如下： 0 1 2 5 数符 阶符 阶 码 6 11 尾 数
其中，浮点数尾数和阶码的基值均为2，阶码用移码表示，尾数用补码表示。设：
－＋
x＝0.110101×2001 y＝－0.100101×2001 试用浮点运算规则计算x＋y、x－y、x×y、x/y。（要求写出详细运算步骤，并进行规格化）。 解：机器数 [x]补＝0 01111 110101 [y]补＝1 10001 011011 [－y]补＝0 10001 100101 （1）x＋y 机器数 [x＋y]补＝1 10000 010000 x＋y＝－0.110000×20 对阶： [Δe]移＝[ex]移＋[－ey]补＝01111＋11111＝01110，Δe＝ex－ey＝－00010 小阶对大阶：[x]补＝0 10001 001101
[x＋y]补＝1 10000 010000 x＋y＝－0.110000×20 （2）x－y
[x－y]补＝0 10001 110010 x－y＝0.110010×21
－－
（3）x×y x×y＝－0.111110×2001＝－0.111110×21 阶码相加：[ex＋ey]移＝[ex]移＋[ey]补＝01111＋00001＝10000 尾数可采用定点补码乘法（双符号位）：[Sx×Sy]补＝[Sx]补×[Sy]补＝11.100001010111
规格化：[x×y]补＝1 01111 000010 x×y＝－0.111110×2001＝－0.111110×21 （4）x/y
尾数|Sx|＞|Sy|，Sx右移得：[Sx]补＝00.011010，[ex]移＝10000， 阶码相减：[ex－ey]移＝[ex]移＋[－ey]补＝10000＋11111＝01111
尾数用补码不恢复余数法：[Sx/Sy]补＝[Sx]补/[Sy]补＝1.010011（恒置1） OR 1.010100（校正） 规格化：[x/y]补＝1 01111 010011 OR 1 01111 010100
－－
x/y＝－0.101101×2001 OR －0.101100×2001
3.21 选择题
（1） 运算器的核心部分是 C 。
A. 数据总线 B. 累加寄存器 C. 算术逻辑运算单元 D. 多路开关 （2） 在浮点运算中下面的论述正确的是 C 。
A. 对阶时应采用向左规格化
B. 对阶时可以使小阶向大阶对齐，也可以使大阶向小阶对齐
C. 尾数相加后可能会出现溢出，但可采用向右规格化的方法得出正确结论 D. 尾数相加后不可能得出规格化的数
（3） 当采用双符号位进行数据运算时，若运算结果的双符号位为01，则表明运算 B 。
A. 无溢出 B. 正溢出 C. 负溢出 D. 不能判别是否溢出 （4） 补码加法运算的规则是 B 。
A. 操作数用补码表示，符号位单独处理 B. 操作数用补码表示，连同符号位一起相加 C. 操作数用补码表示，将加数变补，然后相加 D. 操作数用补码表示，将被加数变补，然后相加 （5） 原码乘除法运算要求 C 。
A. 操作数必须都是正数 B. 操作数必须具有相同的符号位 C. 对操作数符号没有 D. 以上都不对
（6） 进行补码一位乘法时，被乘数和乘数均用补码表示，运算时 A 。
A. 首先在乘数最末位yn后增设附加位yn+1，且初始yn+1＝0，再依照ynyn+1的值确定下面的运算。 B. 首先在乘数最末位yn后增设附加位yn+1，且初始yn+1＝1，再依照ynyn+1的值确定下面的运算。 C. 首先观察乘数符号位，然后决定乘数最末位yn后附加位yn+1的值，再依照ynyn+1的值确定下面的
运算。
D. 不应在乘数最末位yn后增设附加位yn+1，而应直接观察乘数的末两位yn－1yn确定下面的运算。 （7） 下面对浮点运算器的描述中正确的是 A 。
A. 浮点运算器由阶码部件和尾数部件实现。 B. 阶码部件可实现加、减、乘、除四种运算。 C. 阶码部件只能进行阶码的移位操作。 D. 尾数部件只能进行乘法和加法运算。
（8） 若浮点数的阶码和尾数都用补码表示，则判断运算结果是否为规格化数的方法是 C 。
A. 阶符与数符相同为规格化数。 B. 阶符与数符相异为规格化数。
C. 数符与尾数小数点后第一位数字相异为规格化数。 D. 数符与尾数小数点后第一位数字相同为规格化数。
（9） 已知[x]补＝1.01010，[y]补＝1.10001，下列答案正确的是 D 。
A. [x]补＋[y]补＝1.11011 B. [x]补＋[y]补＝0.11011 C. [x]补－[y]补＝0.11011 D. [x]补－[y]补＝1.11001 （10） 下列叙述中概念正确的是 D 。
A. 定点补码运算时，其符号位不参加运算。
－－
B. 浮点运算中，尾数部分只进行乘法和除法运算。 C. 浮点数的正负由阶码的正负符号决定。
D. 在定点小数一位除法中，为了避免溢出，被除数的绝对值一定要小于除数的绝对值。
3.22 填空题
（1） 在补码加减运算中，符号位与数据 ① 参加运算，符号位产生的进位 ② 。
答：① 按同样规则一起 ② 自动丢失
（2） 在采用变形补码进行加减运算时，若运算结果中两个符号位 ① ，表示发生了溢出。若结果的两
个符号位为 ② ，表示发生正溢出；为 ③ ，表示发生负溢出。 答：① -55 ② 11110010 ③ +73 ④ 01001001
（3） 在原码一位乘法的运算过程中，符号位与数值位 ① 参加运算，运算结果的符号位等于 ② 。
答：① 分别 ② 两操作数的符号的模2加（异或）
（4） 浮点乘除法运算的运算步骤包括： ① 、 ② 、 ③ 、 ④ 和 ⑤ 。
答：① 阶码运算 ② 溢出判断 ③ 尾数乘除运算 ④ 结果规格化处理 ⑤ 舍入处理 （5） 在浮点运算过程中，如果运算结果的尾数部分不是 ① 形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果 ② 时，需要进行右规操作；当运算结果 ③ 时，需要进行左规操作。
答：① 规格化 ② 溢出 ③ 不是规格化数
（6） 将两个8421BCD码相加，为了得到正确的十进制运算结果，需要对结果进行修正，其修正方法是 ① 。
答：① 两个8421码相加后，若相加的和数＜10，则不需修正，按二进制规则相加的结果就是正
确的8421码的和数；若相加的和数≥10，则需在二进制相加的结果上加“0110”进行修正。
（7） 浮点运算器由 ① 和 ② 两部分组成，它们本身都是定点运算器，其中①要求能够进行 ③ 运算；②要求能够进行 ④ 运算。
答：① 阶码部件 ② 尾数部件 ③ 加减 ④ 加减乘除
（8） 设有一个16位的数据存放在由两个8位寄存器AH和AL组成的寄存器AX中，其中数据的高8位存放在AH寄存器中，低8位存放在AL寄存器中。现需要将AX中的数据进行一次算术左移，其操作方法是：先对 ① 进行一次 ② 操作，再对 ③ 进行一次 ④ 操作。
答：① AL ② 算术左移 ③ AH ④ 带进位循环左移
3.23 是非题
（1）运算器的主要功能是进行加法运算。 × （2）加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器。 √ （3）在定点整数除法中，为了避免运算结果的溢出，要求|被除数|＜|除数|。 √ （4）浮点运算器中的阶码部件可实现加、减、乘、除运算。 × （5）根据数据的传递过程和运算控制过程来看，阵列乘法器实现的是全并行运算。 √
（6）逻辑右移执行的操作是进位标志位移入符号位，其余数据位依次右移1位，最低位移入进位标志位。×
第四章
4.2 某一K×1位的动态RAM芯片，采用地址复用技术，则除了电源和地引脚外，该芯片还应有那些引脚？各为多少位？
答：地址线：采用地址复用技术，可为16/2＝8位
数据线：1位；读写线R/W：1位；片选信号CS：1位 行选通信号RAS：1位；列选通信号CAS：1位
4.8 某8位计算机采用单总线结构，地址总线17根（A16~0，A16为高位），数据总线8根双向（D7~0），控制信
号R/W（高电平为读，低电平为写）。
已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成；紧接着40K为备用区，暂不连接芯片；而后78K为用户程序和数据空间，用静态RAM芯片组成；最后2K用于I/O设备（与主存统一编址）。现有芯片如下：
SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。 ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。 译码器：3 — 8译码器，输出低电平有效；EN为使能信号，低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。 （1）请问该主存需多少SRAM芯片？ （2）试画出主存芯片与CPU的连接逻辑图。 （3）写出各芯片地址分配表。
D0-D7 D0-D7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y6 Y7 8K ROM 16K SRAM 3-8译码器 A12-A0 CS OE A13-A0 CS WE EN A B C
答：（1）该主存需多少SRAM芯片？
∵ 用户程序和数据空间，用静态RAM芯片组成共78K，∴ 所需SRAM芯片为：78K×8/16K×8≈5片。最后一片只用14K。
另外，8K系统程序区所需ROM芯片为： 8K×8/8K×8＝1片。 （2）各芯片地址分配表：
0 0000 0000 0000 0000 ～ 0 0001 1111 1111 1111 0 0000H～01FFFH 8KROM 1片
0 0010 0000 0000 0000 ～ 0 0011 1111 1111 1111 0 2000H～0BFFFH 备用区 40K （5×8K） 0 0100 0000 0000 0000 ～ 0 0101 1111 1111 1111 0 0110 0000 0000 0000 ～ 0 0111 1111 1111 1111 0 1000 0000 0000 0000 ～ 0 1001 1111 1111 1111 0 1010 0000 0000 0000 ～ 0 1011 1111 1111 1111
0 1100 0000 0000 0000 ～ 0 1111 1111 1111 1111 0 C000H ～ 0 FFFFH 16KSRAM 第一片 1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 1 0000H ～ 1 3FFFH 16KSRAM 第二片 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 1 4000H ～ 1 7FFFH 16KSRAM 第三片 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 1 8000H ～ 1 BFFFH 16KSRAM 第四片
1 1100 0000 0000 0000 ～ 1 1111 0111 1111 1111 1 C000H ～ 1 F7FFH 14KSRAM 第五片 （14K） 1 1111 1000 0000 0000 ～ 1 1111 1111 1111 1111 1 F800H ～ 1 FFFFH 2K I/O 地址
（3）试画出主存芯片与CPU的连接逻辑图。 A16~14进行片选，每根片选信号的选中范围是16K： 8KROM 1片只能用8K，CS0＝Y0＋A13
Y0•A13、Y1、Y2 用于选择40K备用区
16KSRAM 第一片 CS1＝Y3 16KSRAM 第二片 CS2＝Y4 16KSRAM 第三片 CS3＝Y5 16KSRAM 第四片 CS4＝Y6
16KSRAM 第五片 CS5＝Y7＋A13A12A11
Y7•A13A12A11 用于选择I/O 地址 D7～D0 ROM A12～A0 A13 1 RAM RAM RAM RAM RAM R/W ≥1 Y0 Y3 Y4 Y5 Y6 Y7 ≥1 3—8译码器 MEMR EN C B A A13 A12 A11 &
4.10 K×1位DRAM芯片通常制成两个的128×256阵列。若存储器的读/写周期为0.5μs，则对集中式刷新而言，其“死区”时间是多少？如果是一个256K×1位的DRAM芯片，希望能与上述K×1位DRAM芯片有相同的刷新延时，则它的存储阵列应如何安排？
解：⑴ 两个的128×256阵列共128×2＝256行，读/写周期为0.5μs
对集中式刷新而言，其“死区”时间为：256×0.5μs＝128μs
⑵ 要求256K×1位的DRAM芯片与K×1位DRAM芯片有相同的刷新延时，则存储阵列的行数应一致，即为256行，所以256K×1位的DRAM芯片的存储阵列应安排为256×1024，即分为两个的128×1024的阵列。
4.16 选择题
（1）需要定期刷新的存储芯片是___ B ___。
A. EPROM B. DRAM C. SRAM D. EEPROM （2）__ A ____存储芯片是易失性的。
A. SRAM B. UV-EPROM C. NV-RAM D. EEPROM
（3）有RAS和CAS引脚的存储芯片是___ B ___。
A. EPROM B. DRAM C. SRAM D. 三者都是 （4）下面叙述不正确的是___C ___。
A．半导体随机存储器可随时存取信息，掉电后信息丢失。 B. 在访问随机存储器时，访问时间与单元的物理位置无关。 C. 内存储器中存储的信息均是不可改变的。
A16 A15 A14 D. 随机存储器和只读存储器可以统一编址。
（5）动态RAM与静态RAM相比，其优点是___C ___。
A. 动态RAM的存储速度快。 B. 动态RAM不易丢失数据。
C. 在工艺上，比静态RAM的存储密度高。 D. 控制比静态RAM简单。
（6）某512×8位RAM芯片采用一位读/写线控制读写，该芯片的引脚至少有___ C ___。 A. 17条 B. 19条 C. 21条 D. 522条
（7）在调频制记录方式中，写“0”和写“1”是利用___ ___。
A. 电平的高低变化 B. 电流的幅值变化 C. 电流的相位变化 D. 电流的频率变化
（8）由于磁盘上内圈磁道比外圈磁道短，因此__ B ____。
A. 内圈磁道存储的信息比外圈磁道少
B. 无论哪条磁道存储的信息量均相同，但各磁道的存储密度不同 C. 内圈磁道的扇区少使得它存储的信息比外圈磁道少
D. 各磁道扇区数相同，但内圈磁道上每扇区存储的信息少
（9）某存储器按字节编址，要求数据传输率达到8×106字节／秒，则应选用存储周期为 _D___的存
储芯片。
A. 800ns B. 250ns C. 200ns D. 120ns
（10）在下述存储器中，允许随机访问的存储器是___A ___。 A. 半导体存储器 B. 磁带 C. 磁盘 D. 光盘
（11）在下列几种存储器中，不能脱机保存信息的是___ C ___。 A. 磁盘 B. 磁带 C. RAM D. 光盘 4.17 是非题
（1）数据引脚和地址引脚越多芯片的容量越大。 √ （2）存储芯片的价格取决于芯片的容量和速度。 √ （3）SRAM每个单元的规模大于DRAM的。 √ （4）要访问DRAM，应首先给出RAS地址，之后再给出CAS地址。 √ （5）当CPU要访问数据时，它先访问虚存，之后再访问主存。 × （6）EDO和FPM都是页模式的DRAM。 √
（7）主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存取得指令和数据，如果在主存中访问
不到，CPU才到磁盘中取得指令和数据。 √ （8）半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。 ×
（9）Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址空间。 × 4.18 填空题
（1）Cache使用的是 ① 存储芯片。
答：① SRAM
（2）主存由 ① （DRAM、硬盘）构成，虚存由 ② （DRAM、硬盘）构成。
答：① DRAM ② 硬盘
（3） ① （EDO、FPM）DRAM中，当CAS变高后，数据就在数据总线上消失了。
答：① FPM
（4）衡量非格式化硬盘的一个磁表面存储容量的两个指标是 ① 和 ② 。
答：① 道密度 ② 位密度 （5）Cache存储器的主要作用是解决 ① 。
答：① CPU与主存间速度匹配问题
（6）存储器的取数时间是衡量主存 ① 的重要指标，它是从 ② 到 ③ 的时间。
答：① 速度 ② 把要访问的存储单元的地址，加载到存储器芯片的地址引脚上 ③ 到读取的数据或指令在存储器芯片的数据引脚上可以使用为止 （7）磁盘的技术指标可用平均存取时间衡量，它包括 ① _和 ② 两个部分。
答：① 平均磁道定位时间 ② 平均旋转等待时间 （8）SRAM与DRAM中速度高的是 ① ，集成度高的是 ② 。
答：① SRAM ② DRAM
（9）某存储器数据总线宽度为32位，存取周期为250ns，则其带宽是 ① 。
答：① 128Mbit/s
（10）磁盘等磁表面存储器的写入电流波形决定了记录方式，此外还反映了该记录方式是否有 ① 能力。
答：① 自同步
第五章
5.9 设某机指令长为16位，每个操作数的地址码为6位，指令分为单地址指令、双地址指令和零地址指令。若双地址指令为K条，零地址指令为L条，问最多可有多少条单地址指令？ 答：双地址指令的操作码占4位，可有24条指令，现占了K条。
单地址指令的操作码占10位，可有（24－K）×26条指令；
零地址指令的操作码占16位，现需要L条指令，单地址指令要让出L条指令，所以 62单地址指令可有（24－K）×26－L 条 62
5.10 设某机指令长为16位，每个地址码长为4位，试用扩展操作码方法设计指令格式。其中三地址指令有10条，二地址指令为90条，单地址指令32条，还有若干零地址指令，问零地址指令最多有多少条？ 答：{[(24－10)×16－90]×16－32}×16＝1024条
5.11 设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括直接寻址，间接寻址、立即寻
址、变址寻址等，采用R—S型单字长指令格式。共有120条指令，试问：
（1） 该机直接寻址的最大存储空间为多少？
（2） 若采用间接寻址，则可寻址的最大存储空间为多少？如果采用变址寻址呢？ （3） 若立即数为带符号的补码整数，试写出立即数范围。
答：（1）120条指令，指令操作码占7位；8种寻址方式，占3位；32个通用寄存器，占5位；指令剩余长度为：32－7－3－5＝17。该机直接寻址的最大存储空间为 217。
（2）间接寻址可寻址的最大存储空间为：232＝4G。变址寻址可寻址的最大存储空间为：232＝4G。 （3）立即数范围：－216 ～＋216－1。
5.13 选择题
（1） 计算机系统中，硬件能够直接识别的指令是 A 。
A. 机器指令 B. 汇编语言指令 C. 高级语言指令 D. 指令 （2） 指令系统中采用不同的寻址方式的主要目的是 B 。
A. 增加内存的容量 B. 缩短指令长度，扩大寻址范围
C. 提高访问内存的速度 D. 简化指令译码电路
（3） 在相对寻址方式中，若指令中地址码为X，则操作数的地址为 B 。
A. X B. (PC)＋X C. X＋段基址 D. 变址寄存器＋X （4） 在指令的地址字段中直接指出操作数本身的寻址方式，称为 B 。
A. 隐含地址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 （5） 支持实现程序浮动的寻址方式称为 B 。
A. 变址寻址 B. 相对寻址 C. 间接寻址 D. 寄存器间接寻址 （6） 在一地址指令格式中，下面论述正确的是 C 。
A. 只能有一个操作数，它由地址码提供 B. 一定有两个操作数，另一个是隐含的 C. 可能有一个操作数，也可能有两个操作数
D. 如果有两个操作数，另一个操作数一定在堆栈中。 （7） 在堆栈中，保持不变的是 C 。
A. 栈顶 B. 堆栈指针 C. 栈底 D. 栈中的数据
（8） 在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，给出的偏移量是63H则它对应的有
效地址是 D 。
A. 63H B. 4D9FH C. 4E3CH D. 4E9FH （9） 设寄存器R的内容(R)＝1000H，内存单元1000H的内容为2000H，内存单元2000H的内容为3000H，
PC的值为4000H。若采用相对寻址方式，－2000H (PC) 访问的操作数是 C 。 A. 1000H B. 2000H C. 3000H D. 4000H （10） 程序控制类指令的功能是 D 。
A. 进行算术运算和逻辑运算
B. 进行主存与CPU之间的数据传送
C. 进行CPU和I／O设备之间的数据传送 D. 改变程序执行的顺序
（11） 算术右移指令执行的操作是 B 。
A. 符号位填0，并顺次右移1位，最低位移至进位标志位 B. 符号位不变，并顺次右移l位，最低位移至进位标志位
C. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 D. 符号位填1，并顺次右移1位，最低位移至进位标志位 （12） 下列几项中，不符合RISC指令系统的特点是 B 。
A. 指令长度固定，指令种类少
B. 寻址方式种类尽量多，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存次数
D. 选取使用频率最高的一些简单指令以及很有用但不复杂的指令
5.14 填空题
（1） 一台计算机所具有的所有机器指令的集合称为该计算机的 ① 。它是计算机与 ② 之间的
接口。
答：① 指令系统 ② 用户
（2） 在指令编码中，操作码用于表示 ① ，n位操作码最多可以表示 ② 条指令。地址码用于
表示 ③ 。 答：① 指令应执行的操作和应具有的功能 ② 2n ③ 与操作数据相关的地址信息 （3） 在寄存器寻址方式中，指令的地址码部分给出的是 ① ，操作数存放在 ② 。 答：① 某一寄存器的编号 ② 寄存器中
（4） 采用存储器间接寻址方式的指令中，指令的地址码中字段中给出的是 ① 所在的存储器单元
地址，CPU需要访问内存 ② 次才能获得操作数。
答：① 是操作数的有效地址EA ② 2
（5） 操作数直接出现在指令的地址码字段中的的寻址方式称为 ① 寻址；操作数所在的内存单元
地址直接出现在指令的地址码字段中的的寻址方式称为 ② 寻址。 答：① 立即寻址 ② 直接寻址
（6） 相对寻址方式中，操作数的地址是由 ① 与 ② 之和产生的。 答：① PC当前的内容 ② 形式地址部分给出的位移量
5.15 判断下列各题的正误。如果有误，请说明原因。
（1） 利用堆栈进行算术/逻辑运算的指令可以不设置地址码。 √
（2） 指令中地址码部分所指定的寄存器中的内容是操作数的有效地址的寻址方式称为寄存器寻址。
×
原因：寄存器间接寻址 （3） 一条单地址格式的双操作数加法指令，其中一个操作数来自指令中地址字段指定的的存储单元，
另一个操作数则采用间接寻址方式获得。 × 原因：另一个操作数来自累加器
（4） 在计算机的指令系统中，真正必需的指令种类并不多，很多指令都是为了提高机器速度和便于
编程而引入的。 √
（5） RISC系统的特征是使用了丰富的寻址方式。 ×
原因：RISC系统的特征之一：指令数目较少，指令长度固定，指令格式少，寻址方式种类少
第六章
6.5 按图6-9 CPU结构框图，试写出执行下面各条指令的控制信号序列。
（1）ADD R0，R1 （3）ADD (R0)＋，R1
注：指令中第一个地址为源地址，第二个地址为目标地址。 答：（1）ADD R0，R1 操作流程 (1) (PC)→MAR，Read (2) (PC)＋1→PC (3) M→MDR→IR (4) (R0)→Y (5) (Y)＋(R1)→R1
（3）ADD (R0)＋，R1 操作流程 (1) (PC)→MAR，Read (2) (PC)＋1→PC (3) M→MDR→IR (4) (R0)→MAR，Read (5) (R0)＋1→R0 (6) M→MDR→Y (7) (Y)＋(R1) →R1 INC、F→PC MDR→B、Gon、F→IR R0→B、Gon、F→MAR、Read、F→Y INC、F→R0 MDR→B、Gon、F→Y R1→B、ADD、F→R1 控制信号序列 PC→B、Gon、F→MAR、Read、F→Y INC、F→PC MDR→B、Gon、F→IR R0→B、Gon 、F→Y R1→B、ADD、F→R1 控制信号序列 PC→B、Gon、F→MAR、Read、F→Y
6.6 试分析在模型机中执行下列指令的操作流程。
（1）ADD (R0)，R1 （3）MOV (R0)＋，(R1) 答：
（1）ADD (R0)，R1 操作流程 FT0 FT1 FT2 FT3 ST0 ST1 ST2 ST3 ET0 ET1
（3）MOV (R0)＋，(R1) 操作流程 FT0 FT1 FT2 FT3 ST0 ST1 ST2 ST3 DT0 DT1 ET0 ET1
(PC)→MAR (PC)＋1→PC，Read M→MDR→IR 1→ST (R0)→MAR (R0)＋1→R0，Read M→MDR→TEMP 1→DT (R1)→MAR 1→ET (TEMP)→MDR Write，END (PC)→MAR (PC)＋1→PC，Read M→MDR→IR 1→ST (R0)→MAR Read M→MDR→TEMP 1→ET (TEMP)→Y (Y)＋(R1)→R1，END
6.15 某计算机的运算器为三总线（B1 、B2 、B3）结构，B1和B3通过控制信号G连通。算术逻辑部件ALU具
有ADD、SUB、AND、OR、XOR等5种运算功能，其中SUB运算时ALU输入端为B1－B2模式，移位器SH可进行直送（DM）、左移一位（SL）、右移一位（SR）3种操作。通用寄存器R0、R1、R2都有输入输出控制信号，用于控制寄存器的接收与发送，如下图所示。
B3
B3→R0 B3→R1 B3→R2 DM SL SH SR
R0 R1 R2
ADD SUB G ALU AND OR XOR R0→B2 R2→B2 R1→B2
B2
B1←R0 B1←R2 B1←R1 B1
6.15题图
试分别写出实现下列功能所需的操作序列。 （1）4(R0)＋(R1)→R1 （2）[(R2)－(R1)]／2→R1 （3）(R0)→R2
（4）(R0)∧(R1)→R0 （5）(R2)∨(R1)→R2 （6）(R2)⊕(R0)→R0 （7）0→R0
说明：∧表示与操作、∨表示或操作、⊕表示异或操作 答：（1）4(R0)＋(R1)→R1
R0→B1，R0→B2，ADD，SL，B3→R0；
R0→B1，R1→B2，ADD，DM，B3→R1 （2）[(R2)－(R1)]／2→R1
R2→B1，R1→B2，SUB，SR，B3→R1；
（3）(R0)→R2
R0→B1，R0→B2，AND，DM，B3→R2；OR R0→B1，G，B3→R2
（4）(R0)∧(R1)→R0
R0→B1，R1→B2，AND，DM，B3→R0；
（5）(R2)∨(R1)→R2
R0→B1，R1→B2，OR，DM，B3→R2；
（6）(R2)⊕(R0)→R0
R2→B1，R0→B2，XOR，DM，B3→R0；
（7）0→R0
R0→B1，R0→B2，XOR，DM，B3→R0；
6.16 现给出微指令I1~I8及所涉及的微命令（如下表所示）。请设计微指令控制字段格式，要求所使用的控
制位最少，并且保持微指令自身内在的并行性。
题6.16微指令表
微指令 I1 I2 I3 I4 I5 I6 I7 I8 a, b, c, d, e a, d, f, g b, h c c, e, g, i a, h, j c, d, h a, b, i 相关的微命令
答：各微指令中微命令的分布情况： I1 I2 I3 I4 I5 I6 I7 I8 a √ √ √ √ b √ √ √ c √ √ √ √ d √ √ √ e √ √ f √ g √ √ h √ √ √ i √ √ j √
可以放在同一字段中的互斥微命令是：
a 1
a 1 b，g，j 2 c，f 2 d，i 2 e，h 2 b，g，j 2 c 1 d，i 2 e，f ，h 2
6.21 单选题
（1）程序计数器的功能是___ D ___。
A. 存放微指令地址 B. 计算程序长度
C. 存放指令 D. 存放下条机器指令的地址
（2）CPU从主存取出一条指令并执行该指令的所有时间称为__ D ____。
A. 时钟周期 B. 节拍 C. 机器周期 D. 指令周期
（3）主存中的程序被执行时，首先要将从内存中读出的指令存放到___ D ___。
A. 程序计数器 B. 地址寄存器 C. 指令译码器 D. 指令寄存器
（4）在下列的部件中，不属于控制器的是___ B ___。
A. 程序计数器 B. 数据缓冲器 C. 指令译码器 D. 指令寄存器
（5）为了确定下一条微指令的地址而采用的断定方式的基本思想是___ C __。
A. 用程序计数器PC来产生后继微指令地址 B. 用微程序计数器μPC来产生后继微指令地址
C. 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址。 D. 通过指令中指定一个专门字段来控制产生后继微指令地址 （6）构成控制信号序列的最小单位是__ C ___。
A. 微程序 B. 微指令 C. 微命令 D. 机器指令 （7）微程序控制器中，机器指令与微指令的关系是__ B ___。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成
6.22 填空题
（1）控制器的主要功能包括 ① 、 ② 和 ③ 等三个功能。
答：① 控制指令的正确执行 ② 控制程序和教据的输入及结果的输出
③ 异常情况和特殊请求的处理法
（2）一般而言，CPU中至少有 ① 、 ② 、 ③ 、 ④ 、 ⑤ 和 ⑥ 六个寄存器。
答：① 程序计数器PC 、 ② 地址寄存器MAR 、 ③ 数据缓冲寄存器MDR（MBR） 、
④ 指令寄存器IR 、 ⑤ 累加寄存器AC 、 ⑥ 程序状态寄存器PSR
（3）微指令的编码方式有 ① 、 ② 和 ③ 等三种。
答：① 直接控制法 ② 最短编码法 ③ 字段直接编码法
（4）CPU周期也称为 ① 周期，一个CPU周期包括若干个 ② 。
答：① 机器周期 ② 节拍
（5）在程序执行过程中，控制器控制计算机的运行总是处于 ① 、分析指令和 ② 的循环之中。
答：① 取指令 ② 执行指令
（6）微程序控制器的核心部件是 ① ，它一般由 ② 构成。
答：① 控制存储器 ② ROM （7）在同一微周期中 ① 的微命令被称为互斥微命令，而在同一微周期中 ② 的微命令被称为相容微
命令。显然， ③ 的微命令不能放在一起译码。
答：① 不允许同时出现的微命令 ② 允许同时出现的微命令 ③ 相容的微命令 （8）由于微程序设计的灵活性，只要简单地改变 ① ，就可改变微程序控制的机器指令系统。
答：① 微程序
6.23 是非题
（1）在主机中，只有存储器能存放数据。 × （2）一个指令周期由若干个机器周期组成。 √
（3）决定计算机运算精度的主要技术指标是计算机的字长。 √
（4）微程序设计的字段直接编译原则是：同时出现在一条微指令中的微命令放在不同的字段里，而分时出
现的微命令放在同一个字段里。 √
（5）由于微程序控制器采用了存储逻辑，结构简单规整，电路延迟小，而组合逻辑控制器结构复杂，电路
延迟大，所以微程序控制器比组合逻辑控制器的速度快。 ×
（6）在CPU中，译码器主要用在运算器中选多路输入数据中的一路数据送到ALU。 × （7）控制存储器是用来存放微程序的存储器，它的速度应该比主存储器的速度快。 √ （8）由于转移指令的出现而导致控制相关，因此CPU不能采用流水线技术。 ×
第七章
7.23 是非题
（1） 计算机使用总线结构的主要优点是便于实现模块化，同时减少了信息传输线的数目。 √ （2） 在计算机的总线中，地址信息、数据信息和控制信息不能同时出现在总线上。 ×
（3） 计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号，以及来自存储器和I/O设备的响
应信号都由控制总线来提供信息传送通路。 √
（4） 使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高阻（浮空）三种状态。 √ （5） USB提供的4条连线中有2条信号线，每一条信号线可以连通一台外设，因此在某一时刻，可以同时
有2台外设获得USB总线的控制权。 ×
（6） 组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器和
总线控制器。 √
（7） 总线技术的发展是和CPU技术的发展紧密相连的，CPU的速度提高后，总线的数据传输率如果不随之
提高，势必妨碍整机性能的提高。 √
7.24 单选题 （1） 现代计算机一般通过总线来组织，下述总线结构的计算机中， D 操作速度最快， A 的操作速度最
慢。
A．单总线结构 B．双总线结构 C．三总线结构 D．多总线结构 （2） 在多总线结构的计算机系统中，采用 D 方法，对提高系统的吞吐率最有效。
A．多端口存储器 B．提高主存的工作速度 C．交叉编址存储器 D．高速缓冲存储器 （3） 总线中地址总线的作用是 C 。
A．用于选择存储器单元 B．用于选择I/O设备
C．用于指定存储器单元和I/O设备接口寄存器的地址 D．决定数据总线上数据的传输方向 （4） 异步控制常用于 A 中，作为其主要的控制方式。
A．单总线结构计算机中，CPU访问主存与外围设备 B．微型机中的CPU控制 C．采用组合逻辑控制方式实现的CPU D．微程序控制器 （5） 能够直接产生总线请求的总线部件是 B 。
A．任何外设 B．具有DMA接口的外设
C．高速外设 D．需要与主机批量交换数据的外设 （6） 同步通信之所以比异步通信具有较高的传输速率是因为 B 。
A．同步通信不需要应答信号
B．同步通信用一个公共的时钟进行操作同步 C．同步通信方式的总线长度较短
D．同步通信中，各部件存取时间比较接近 （7） 把总线分成数据总线、地址总线、控制总线3类是根据 B 来分的。
A．总线所处的位置 B．总线所传送信息的内容 C．总线的传送方式 D．总线所传送信息的方向 （8） 为了协调计算机系统中各个部件的工作，需要有一种器件来提供统一的时钟标准，这个器件是 C 。
A．总线缓冲器 B．总线控制器 C．时钟发生器 D．操作命令产生器
7.25 填空题
（1）在链式查询和请求两种总线控制判优方式中，响应时间最快的是 ① 方式；对电路故障最敏
感的是 ② 方式。
答：① 请求 ② 链式查询
（2）在单总线、双总线、三总线3种系统中，从信息流传送效率的角度看， ① 的工作效率最低；从吞
吐量来看， ② 最强。
答：① 单总线 ② 三总线
（3）在单总线结构的计算机系统中，每个时刻只能有两个设备进行通信，在这两个设备中，获得总线控制
权的设备叫 ① ，由它指定并与之通信的设备叫 ② 。 答：① 主设备 ② 从设备
（4）为了减轻总线的负担，总线上的部件大都具有 ① 。
答：① 缓冲器
（5）在地址和数据线分时复用的总线中，为了使总线或设备能区分地址信号和数据信号，所以必须有 ①
控制信号。
答：① 地址有效 （6）标准微机总线中，PC/AT总线是 ① 位总线，EISA总线是 ② 位总线，PCI总线是 ③ 位总线。 答：① 16 ② 32 ③ 32位或位
（7）USB端口通过使用 ① ，可以使一台微机连接的外部设备数多达 ② 台。 答：① 集线器 ② 127
第八章
8.5 选择题
（1）计算机的外围设备是指___ D ___。
A. 输入/输出设备 B. 外存储器
C. 远程通信设备 D. 除了CPU 和内存以外的其它设备 （2）CRT显示器显示图形图像的原理是图形图像__ A ____。
A. 由点阵组成 B. 由线条组成 C. 由色块组成 D. 由方格组成 （3）灰度级是指___ A ___。
A. 显示图像像素点的亮度差别 B. 显示器显示的灰度块的多少 C. 显示器显示灰色图形的能力级别 D. 显示器灰色外观的级别 （4）帧是指___ A ___。
A. 显示器一次光栅扫描完整个屏幕构成的图像 B. 隔行扫描中自左至右水平扫描的一次扫描过程 C. 一幅照片所对应显示的一幅静态图像 D. 一幅固定不变的图像所对应的扫描 （5）一台可以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元的长度（位数）为__ B ____。
A. 16位 B. 8位 C. 256位 D. 9位
（6）若显示器的灰度级为16，则每个像素的显示数据位数至少是___ A ___。
A. 4位 B. 8位 C. 16位 D. 24位 （7）显示器的主要参数之一是分辨率，以下描述中含义正确的是__ B ____。
A. 显示器的水平和垂直扫描频率 B. 显示器屏幕上光栅的列数和行数 C. 可显示的不同颜色的总数
D. 同一幅画面允许显示的不同颜色的最大数目
（8）CRT的分辨率为1024×768像素，像素的颜色数为256，为保证一次刷新所需数据都存储在显示缓冲
存储器中，显示缓冲存储器的容量至少为__ B ____。 A. 512KB B. 1MB C. 256KB D. 2MB （9）下面关于计算机图形、图像的叙述中，正确的是___ C ___。
A. 图形比图像更适合表现类似与照片和绘画之类的真实感画面 B. 一般来说图像比图形的数据量要少一些 C. 图形比图像更容易编辑、修改 D. 图像比图形更有用
（10）激光打印机打印原理是__ B ____。
A. 激光直接打在纸上 B. 利用静电转印 C. 激光控制墨粉的运动方向 D. 激光照射样稿
8.6 填空题
（1）计算机的外围设备大致分为输入设备、输出设备、 ① 、 ② 、 ③ 和其他辅助设
备。
答：① 外存储器 ② 终端 ③ 其它含义的I/O设备
（2）显示器的刷新存储器（或称显示缓冲存储器）的容量是由 ① 、 ② 决定的。 答：① 分辨率 ② 灰度级或色彩数
（3）显示适配器作为CRT与CPU的接口，由 ① 存储器、 ② 控制器和ROM BIOS 三部
分组成。先进的 ③ 控制器具有 ④ 加速能力。 答：① 显示缓冲 ② 显示 ③ 显示 ④ 图形 （4）CRT显示器的光栅扫描方式可分为 ① 和 ② 。 答：① 逐行扫描方式 ② 隔行扫描方式
（5）根据打印方式的不同，打印机可以分成 ① 和 ② 二种。 答：① 击打式 ② 非击打式
（6）激光打印机的工作过程可分为_ ① 阶段、 ② 阶段、 ③ 阶段和_ ④ 阶段。 答：① 处理 ② 成像 ③ 转印 ④ 定影
第九章
9.8 假设某计算机系统有5级中断，其优先次序为：P1→P2→P3→P4→P5，试问：
（1）若CPU执行正常程序过程中，有P2、P4请求中断，CPU在现行指令结束响应中断，执行某一中断服务程序，在执行过程中又出现了P1、P3请求，画出CPU处理中断的过程示意图。 （2）若将中断处理次序改为P2→P4→P1→P5→P3，试给出中断屏蔽码表(参考表9-2)。 答：（1）①在处理中断4时发生P1、P3请求：
正常程序 1 2 3 4 5 2,4 1,3
②①在处理中断2时发生P1、P3请求： 正常程序 1 2 3 4 5 2,4 1,3
（2）P2→P4→P1→P5→P3
中断处理程序级别 第1级 第2级 第3级 第4级 第5级
9.12 DMA控制器由哪些主要部件组成?如果要用DMA方式从硬盘中向主存调入2KB的信息到以7F0000H为地址的主存缓冲区中，试述其传送信息的过程。 答：
DMA控制器由主存地址寄存器（MAR）、设备地址寄存器（DAR）、传输量计数器（WC）、控制与状态寄存器
中断屏蔽位 1级 1 1 0 1 0 2级 0 1 0 0 0 3级 1 1 1 1 1 4级 0 1 0 1 0 5级 1 1 0 1 1 （CSR）、数据缓冲寄存器（DBR）、DMA控制逻辑、中断控制逻辑等组成。
采用周期挪用方式从从硬盘调入2KB信息到主存以7F0000H为首地址的缓冲区中时，从DMAC的初始化到信息传送完毕的完整信息传送过程。 答题要点：
1. DMAC初始化：DMAC各寄存器的设置
2. DMA数据传输过程，要考虑从DMA请求到CPU响应，DMAC的传输控制过程（要周期挪用方法解答传
输过程） ：
9.18 图9-27给出了一个中断控制逻辑线路。
至CPU INT1 INT2 INT3 INT4 INT5 INT6 & & & & & & & & & & IRQ1 Q D IRQ2 Q D IRQ3 Q D IRQ4 Q D IRQ5 Q D IRQ6 Q D CP 访I/O脉冲 CP CP CP CP CP & Q & Q & Q & Q & Q & 中断使能 TD1 TD2 TD3 TD4 TD5 Q TM5 TD6 Q Q TM1 Q TM2 Q TM3 Q TM4 Q TM6
图9-27 中断控制逻辑线路图。
图中：TMi为第i级设备的中断屏蔽触发器， TMi＝1 表示屏蔽该设备的中断请求。（i＝1～6）。TDi为第i级设备的完成（或就绪）触发器， TDi＝1表示第i级设备工作完成或就绪，可以发出中断请求。IRQi为第i级设备的中断请求触发器。IRQi＝1表示第i级设备发出中断请求。INTi为第i级设备向CPU或中断向量地址编码电路传送的中断请求信号。
表9-4中给出了某时刻各中断源（设备）的状态。 请回答：
（1） 根据表9-4提供的信息，哪些设备可能发出中断请求信号使相应的IRQi＝1？ （2）根据表9-4提供的信息，CPU应首先响应哪个设备的中断请求？
（3）若CPU响应了设备6的中断请求，问应向哪些设备的中断屏蔽触发器TMi发出中断屏蔽信号，使TMi
＝1，以便实现多重中断的处理。
（4）如果在CPU执行某用户程序过程中，有了中断源1、4的中断请求，CPU在处理中断源4的中断请求过程中，又有了中断源2、3的中断请求。请画出CPU处理各中断请求的过程。
表9-4
设备 P1 P2 P3 P4 P5 P6 状态 TDi TMi 1 1 1 0 1 0 1 0 1 0 1 1 答：
（1）P2 P3 P4 P5 可以发出中断请求，使IRQ2 IRQ3 IRQ4 IRQ5＝1 （2）CPU应首先响应IRQ3 （3）优先权顺序为P1→P3→P6→P5→P2→P4，若CPU响应了设备6的中断请求，应该屏蔽优先权同级和低的设备，即P5、P2、P4。 （4）
正常程序 1 2 3 4 5 6 1,4 2,3
9.19 判断题 （1） （2） （3） （4） （5） （6） （7） （8）
DMA控制器和CPU可以同时使用总线工作。 ×
在计算机系统中，所有的数据传送都必须由CPU控制实现。 × 一个更高优先级的中断请求可以中断另一个中断处理程序的执行。√ 外围设备一旦申请中断，立刻能得到CPU的响应。 ×
一个通道可以连接多个外围设备控制器，一个外围设备控制器可以管理一台或多台外围设备。 √ DMA方式既能用于控制主机与高速外围设备之间的信息传送，也能代替中断传送方式。 × 通道程序是由通道控制字组成的，通道控制字也称通道指令。 √
单级中断与多级中断的区别是单级中断只能实现单中断，而多级中断可以实现多重中断或中断嵌套。 √
（9） 在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行
别的程序。 √
（10） DMA工作方式提高了CPU的效率，同时也提高了数据传送的速度。这是由于DMA方式在传送数据
时不需要CPU干预，而且在一批数据传送完毕时，也完全不需要CPU干预。 ×
（11） 与中断处理程序相比，CPU目前运行的用户应用程序的级别最高。 ×
（12） 采用DMA方式进行数据传送的设备，比不采用DMA方式进行数据传送的设备优先级要高。 × （13） CPU在执行当前指令最后所做的检查是否有各类中断请求的次序，即为CPU处理各类中断的次序。√
9.20 选择题
（1）I/O接口中的数据缓冲器的作用是 A 。
A. 用来暂存外围设备和CPU之间传送的数据 B. 用来暂存外围设备的状态 C. 用来暂存外围设备的地址
D. 以上都不是
（2）在中断响应过程中，保护程序计数器的作用是 B 。 A. 使CPU能找到中断处理程序的入口地址
B. 使中断返回后，能回到断点处继续原程序的执行 C. 使CPU和外围设备能并行工作 D. 为了实现中断嵌套
（3）DMA方式用来实现 D 。
A. CPU和内存之间的数据传送
B. 外围设备和外围设备之间的数据传送 C. CPU和外围设备之间的数据传送 D. 内存和外围设备之间的数据传送
（4）如果认为CPU查询设备的状态信号是处于非有效工作状态，那么，在下面几种主机与设备之间的
数据传送方式中， A 主机与设备是串行工作的， D 主机与设备是并行工作的， B 主程序与外围设备是并行运行的。
A. 程序查询方式 B. 中断方式 C. DMA方式 D. 通道方式
（5）下面哪种情况会提出中断请求? B 。 A. 产生存储周期窃取 B. 一次I/O操作结束 C. 两个数相加
D. 上述三种情况都发生 （6）中断向量地址是 C 。
A. 子程序的入口地址
B. 中断服务程序的入口地址 C. 中断服务程序入口地址的地址 D. 中断向量表的起始地址
（7）向量中断与非向量中断的区别在于 D 。
A. 非向量中断是单一中断源的中断，而向量中断是多中断源的中断
B. 非向量中断只有单一中断处理程序入口，而向量中断有多个中断处理程序入口 C. 非向量中断是单级中断，而向量中断可以实现多级中断 D. 非向量不能作为中断隐指令，而向量可以形成隐指令
（8）采用DMA方式传送数据时，每传送一个数据，就要占用 D 的时间。 A. 一个指令周期 B. 一个CPU周期 C. 一个存储周期 D. 一个总线周期
（9）周期挪用方式常用于 A 中。
A. 直接存储器存取方式的输入输出 B. 直接程序控制传送方式的输入输出
C. CPU的某寄存器与存储器之间的直接程序控制传送 D. 程序中断方式的输入输出
（10）在下面有关DMA概念的叙述中，正确的是 A 。
当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的。
B. DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期
间，CPU等待或执行不需要访问内存的操作。
C. 因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终
不需要CPU干预。
D. CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应。
9.21 填空题
（1）CPU对输入输出设备的访问，采用按地址访问的形式。对I/O设备编址的方法，目前采用方式主要
有： ① 和 ② ，其中 ③ 需要有专门的I/O指令支持。
答：① I/O编址方式 ② 存储器统一编址方式 ③ I/O编址方式 （2）主机与外围设备之间的数据交换方式有 ① 、 ② 、 ③ 和 ④ 等几种。 答：① 直接程序控制方式 ② 程序中断方式 ③ DMA ④ I/O通道方式 （3）接口接收到中断响应信号INTA后，要将 ① 传送给CPU。
答：① 中断类型编码（中断识别编码）
（4） 选择型DMA控制器在物理上可以连接 ① 设备，而在逻辑上只允许连接 ② 设备，它适合于
连接 ③ 设备。 答：① 多台设备 ② 一台设备 ③ 数据传送速度很快的设备 （5）DMA控制器和CPU分时使用总线的方式有 ① 、 ② 和 ③ 三种。
答：① CPU暂停方式 ② 周期挪用方式 ③ 交替访问内存方式 （6）通道的种类有 ① 、 ② 和 ③ 三种。
答：① 字节多路通道 ② 选择通道 ③ 数组多路通道 （7）通道的工作过程可分为 ① 、 ② 和, ③ 三部分。
答：① CPU使用广义指令进入管理程序，组织一个通道程序，并启动通道。 ② 设备选择、进行信息传送 ③ 传送结束
（8）在I/O控制方式中，主要由程序实现的控制方式是 ① 方式。
答：① 程序控制方式
（9）中断处理过程可以 ① 进行， ② 的设备可以中断 ③ 的中断服务程序。
答：① 嵌套 ② 优先级别高 ③ 优先级别低
（10）I/O通道是一个特殊功能的 ① ，它有自己的 ② ，专门负责数据输入输出的传输控制，CPU
只负责 ③ 功能。 答：① I/O控制器 ② 指令执行部件 ③ 启、停I/O通道，查询通道及I/O设备状态，控制I/O通道进行某些操作
（11）程序中断I/O方式与DMA方式除了应用场合及响应时间不同以外，两者的主要区别在于 ① 。 答：① 程序中断I/O方式是以CPU为中心，采用软硬结合，以软件为主的方式，控制设备与主机之间的数据传送 ，DMA方式是以主存为中心，采用硬件手段，控制设备与主存间直接进行数据传送。
A.
因篇幅问题不能全部显示，请点此查看更多更全内容